Viene dimostrata l'integrazione di semiconduttori III-V (ad es. GaAs e GaN) e silicio su isolante (SOI)-CMOS su un substrato di Si da 200 mm. Il wafer donatore SOI-CMOS è temporaneamente incollato su un wafer Si handle e assottigliato . Un secondo substrato GaAs/Ge/Si viene quindi legato al wafer di maniglia contenente SOI-CMOS. Successivamente, il Si dal substrato GaAs/Ge/Si viene rimosso. Il substrato GaN/Si viene quindi legato al wafer contenente SOI-GaAs/Ge. Infine, l'handle wafer viene rilasciato per realizzare la struttura ibrida SOI-GaAs/Ge/GaN/Si su un substrato di Si. Con questo metodo, le funzionalità dei materiali utilizzati possono essere combinate su un'unica piattaforma Si.
Fonte: IOPscience
Per ulteriori informazioni, visitare il nostro sito web: www.semiconductorwafers.net ,
inviaci un'e-mail a sales@powerwaywafer.com o powerwaymaterial@gmail.com