mette in risalto

• Viene descritto lo schema di fabbricazione per circuiti eterogenei da si-a-inp a livello di wafer.

• Precisione di allineamento wafer-wafer migliore di 4-8 μm dopo il legame ottenuto.

• interconnessioni con prestazioni eccellenti fino a 220 ghz dimostrate.

• barriera al palladio necessaria quando si combina la tecnologia a base con quella a base d'oro.

astratto

per beneficiare delle proprietà materiali delle tecnologie inp-hbt e sige-bicmos abbiamo utilizzato lo schema di integrazione del legame wafer tridimensionale (3d) con benzociclobutene (bcb). è stato sviluppato un processo di fabbricazione di wafer monolitico basato sulla tecnologia transfer-substrate, che consente la realizzazione di complessi circuiti ad alta frequenza etero-integrati. interconnessioni verticali miniaturizzate (vias) con bassa perdita di inserzione e eccellenti proprietà a banda larga consentono una transizione senza soluzione di continuità tra i sotto-circuiti inp e bicmos.

astratto grafico

parole chiave

eterogiunzione transistor bipolare; fosfuro di indio; circuiti integrati monolitici; circuiti integrati tridimensionali; incollaggio di wafer; integrazione della scala di wafer

fonte: ScienceDirect

per ulteriori informazioni, si prega di visitare il nostro sito: www.powerwaywafer.com ,

mandaci una email a sales@powerwaywafer.com o powerwaymaterial@gmail.com