la crescita omoepitassiale, per cui il politipo dell'epilayer sic corrisponde al polytype del substrato sic, è compiuto da epitassia \"step-controlled\". epitassia a controllo graduale si basa sulla crescita di epilayer su un wafer sic lucidato ad angolo (chiamato \"angolo di inclinazione\" o \"angolo fuori asse\") di solito 3 ° -8 ° rispetto al piano basale (0 0 0 1) , risultante in una superficie con gradini atomici e terrazze piatte relativamente lunghe tra i gradini. quando le condizioni di crescita sono adeguatamente controllate e c'è una distanza sufficientemente breve tra i passaggi, gli adatomi si e c che colpiscono la superficie di crescita trovano la loro strada per i riser, dove si uniscono e si incorporano nel cristallo. così, si ha una crescita laterale ordinata di \"step-flow\" che consente alla sequenza di impilamento politipica del substrato di essere esattamente specchiata nell'epilayer in crescita. le wafer sic sono tagliate con orientamenti superficiali non convenzionali come ( ) e ( ) , fornire una geometria superficiale favorevole per gli epilayer per ereditare la sequenza di impilamento (cioè, il politipo) attraverso il flusso a gradini dal substrato.

quando le condizioni di crescita non sono adeguatamente controllate quando i passaggi sono troppo distanti, come può accadere con superfici di substrato sic scarsamente preparate che vengono lucidate entro il 1 ° del piano basale (0 0 0 1), la crescita si adatta all'isola n ucleato e legato in mezzo alle terrazze anziché ai gradini. la nucleazione incontrollata delle isole (chiamata anche nucleazione del terrazzo) sulle superfici sic porta alla crescita eteroepitassiale di 3c-sic di scarsa qualità. per aiutare a prevenire la nucleazione di 3c-sic sulla terrazza durante la crescita epitassiale, la maggior parte dei substrati commerciali 4h e 6h-sic sono lucidati per inclinare gli angoli di 8 ° e 3,5 ° rispetto al piano basale (0 0 0 1), rispettivamente. fino ad oggi, tutta l'elettronica commerciale si basa su strati omoepitassiali che vengono coltivati ​​su queste casse dell'asse c \"asse\" preparate (fuori asse) (0 0 0 1).

la corretta rimozione della contaminazione residua della superficie e dei difetti lasciati dal processo di taglio e lucidatura del wafer sic è inoltre fondamentale per ottenere epilatori sic sicativi di alta qualità con minimi difetti di dislocazione. tecniche impiegate per preparare al meglio la superficie del wafer prima della gamma di crescita epitassiale dall'incisione a secco alla lucidatura chimico-meccanica (cmp). poiché il wafer sic viene riscaldato in una camera di crescita in preparazione per l'inizio della crescita epilayer, un attacco gassoso con pregelth in situ ad alta temperatura (tipicamente usando h2 e / o hcl) viene solitamente effettuato per eliminare ulteriormente la contaminazione superficiale e i difetti. vale la pena notare che l'elaborazione di pregrowth ottimizzata consente la crescita a flusso graduale di omoepilayers di alta qualità anche quando l'angolo di inclinazione del substrato è ridotto a 0,1 ° rispetto al piano di base (0 0 0 1). in questo caso, sono necessarie dislocazioni delle viti assiali per fornire una maschera a spirale continua di fasi necessarie per far crescere gli epilayer nel \u0026 lt; 0 0 0 1 \u0026 gt; direzione mantenendo il polytype esagonale del substrato.